4 -biters seriell inngangs- og lagringsenhet: 4 trinn

2024 Forfatter: John Day | [email protected]. Sist endret: 2024-01-30 11:23

Har du noen gang forestilt deg hvordan tastaturet tar input og hvordan dataene lagres! Dette prosjektet er en mindre versjon av datainføring og lagring. En utførlig forklaring på hvordan signalet fra tastene, klokken påvirker minneelementene (flip -flops).

Trinn 1: Blokkdiagram

1. Inndataenhet

Asa binær 4 -bits inndataenhet er det bare 2 trykknapper (en for å registrere 1 (høy) og en for 0 (lav) med et støyfilter som kreves for å generere inngangssignalet. Utgangssignalet som genereres er en nullpuls (når tasten trykkes det alltid det høye signalet til lavt).

2. Monostabil pulsgenerator

Inngangssignalene mates deretter inn i den monostabile pulsgeneratoren for å generere en puls som har en fast høy tidsvarighet, den utløses av den lille inngangspulsen. Denne monostabile pulsen brukes som en klokkeinngang til skiftregisteret.

3. Bi-stabil pulsgenerator

Denne pulsen drives også av inngangssignallinjene. Når den ene (høye) tasten trykkes inn, settes dette signalet og tilbakestilles når lavtasten trykkes. Signalet mates som venstre seriell inngang til skiftregisteret.

4. Skiftregister

4-bits skiftregister bruker 4 flip-flops for å lagre data. Det tar en seriell inngang med en klokke for å lagre dataene enten fra venstre til høyre eller høyre til venstre. I dette prosjektet kommer de serielle dataene vi bruker fra den bi-stabile pulsgeneratoren og klokkesignalet fra en monostabil pulsgenerator.

5. Utgang

Lysdiodene indikerer utgangen.

Trinn 2: Timing Diagram

Et eksempel på tidsdiagram som tar en inngang 0101. Inngangspulsen fra knapp 1 og knapp 2 har en veldig liten "lav tid", det er grunnen til at den vises som en økning i timediagrammet.

Trinn 3: Kretsdiagram

Høy tid for den monostabile pulsen kan endres ved å endre RC -verdien (motstand og kapasitansverdi). Høy tid er gitt med t = 1,1*RC. Den høye tiden har en nedre grense som avhenger av denunouncing -bryteren som brukes, grensen er generelt 10-20 ms. Høy tid i denne kretsdesignen er 1s (10k omh*100uf).

Dette ved å redusere denne gangen hastigheten på enheten økes.

Trinn 4: Fritzing -design med BOM -filer

Last ned fritzing -filen for å tilpasse designet og lage ditt eget design.

Den nødvendige komponentlisten er i BOM -filen.